

(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES
PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum
Internationales Büro



(43) Internationales Veröffentlichungsdatum
31. Dezember 2003 (31.12.2003)

PCT

(10) Internationale Veröffentlichungsnummer
WO 2004/001963 A1

(51) Internationale Patentklassifikation⁷: H03H 9/05, 9/10

(72) Erfinder; und

(21) Internationales Aktenzeichen: PCT/DE2003/001465

(75) Erfinder/Anmelder (nur für US): PRZADKA, Andreas
[DE/DE]; Togostr. 17, 81827 München (DE).

(22) Internationales Anmeldedatum:
7. Mai 2003 (07.05.2003)

(74) Anwalt: EPPING, HERMANN FISCHER PATEN-
TANWALTSGESELLSCHAFT MBH; Ridlerstrasse 55,
80339 München (DE).

(25) Einreichungssprache: Deutsch

(81) Bestimmungsstaaten (national): CN, JP, KR, US.

(26) Veröffentlichungssprache: Deutsch

Veröffentlicht:

(30) Angaben zur Priorität:
102 28 328.1 25. Juni 2002 (25.06.2002) DE



— mit internationalem Recherchenbericht

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme
von US): EPCOS AG [DE/DE]; St.-Martin-Str. 53, 81669
München (DE).

Zur Erklärung der Zweibuchstaben-Codes und der anderen Ab-
kürzungen wird auf die Erklärungen ("Guidance Notes on Co-
des and Abbreviations") am Anfang jeder regulären Ausgabe der
PCT-Gazette verwiesen.

(54) Title: ELECTRONIC COMPONENT COMPRISING A MULTILAYER SUBSTRATE AND CORRESPONDING METHOD
OF PRODUCTION

(54) Bezeichnung: ELEKTRONISCHES BAUELEMENT MIT EINEM MEHRLAGENSUBSTRAT UND HERSTELLUNGS-
VERFAHREN



(57) Abstract: The invention relates to a highly integrated electronic component that comprises at least one chip component (CB), especially a surface acoustic wave filter, and a multilayer substrate (MS). Said multilayer substrate comprises integrated circuit elements for impedance transformation (IW) and additional integrated circuit elements and is used as a carrier substrate for chip components and discrete circuit elements (SE) disposed on the surface thereof. The inventive component allows integration of a plurality of signal processing functions in one compact component, whereby especially the impedance of a chip component disposed on the multilayer substrate can be changed from a characteristic to a different predetermined value.

(57) Zusammenfassung: Die Erfindung gibt ein hochintegriertes elektronisches Bau-element an, das aus zumindest einem Chip-Bauelement (CB), insbesondere einem mit akustischen Wellen arbeitenden Filter, und aus einem Mehrlagensubstrat (MS) besteht, wobei das Mehr-lagensubstrat integrierte Schaltungselemente zur Impedanz-transformation (IW) und weitere integrierte Schaltungselemen-te umfaßt und als Trägersubstrat für Chip-Bauelemente und auf dessen Oberseite angeordnete diskrete Schaltungselemente (SE) dient. Das erfindungsgemäße Bauelement erlaubt es, mehrere Signalverarbeitungs-Funktionen in einem kompakten Bauteil zu realisieren, wobei insbesondere die Impedanz eines auf dem Mehrlagensubstrat angeordneten Chip-Bauelements von einem charakteristischen auf einen anderen vorgegebenen Wert geän-dert werden soll.

Beschreibung

Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren

5

Die Erfindung betrifft ein elektronisches Bauelement oder Modul mit einem Chip-Bauelement, insbesondere einem Filter, und einem Mehrlagensubstrat sowie ein Verfahren zur Montage des Chip-Bauelements auf dem Mehrlagensubstrat.

10

Ein elektronisches Modul ist ein hochintegriertes Bauelement, das eine oder mehrere in einem Vielschichtsubstrat monolithisch integrierte Schaltungen umfaßt und verschiedene Funktionalitäten, beispielsweise im Endgerät eines mobilen Kommunikationssystems, erfüllt.

15

Ein elektronisches Modul kann z. B. die Funktion eines Antennenschalters, eines Duplexers, eines Diplexers, eines Kopplers usw. realisieren.

20

Ein Modul kann außer den integrierten Schaltungen ein oder mehrere Chip-Bauelemente sowie diskrete Schaltungs- bzw. Bauelemente enthalten, welche auf der Oberseite des Vielschichtsubstrats mit den integrierten Schaltungselementen angeordnet sind.

25

Häufig ist es notwendig, ein symmetrisches Signal an der Ausgangsseite eines Chip-Bauelements zu erhalten. Hierzu kann entweder ein Balun direkt in die Struktur des Chip-Bauelements integriert werden, oder es kann ein Chip-Bauelement mit unsymmetrischen Ein- bzw. Ausgängen mit einem nachgeschalteten Balun aus diskreten Einzelelementen verwendet werden. Ein solcher Balun kann als kompakter Einzelbaustein ausgeführt werden.

30

35

Um einen höheren Integrationsgrad zu erreichen, ist es möglich, das Chip-Bauelement mit vor- und nachgeschalteten Funk-

- tionsblöcken auf einem gemeinsamen dielektrischen Substrat anzuordnen. Auf diese Weise erhält man z. B. Frontendmodule für zeitgeduplexte Systeme wie GSM900/1800/1900, wenn SAW-Filter (SAW = Surface Acoustic Wave) gemeinsam mit den Schaltungselementen eines Antennenschalters auf einem mehrlagigen Keramiksubstrat angeordnet werden. Die Schaltungselemente des Antennenschalters können dabei teilweise im Vielschichtsubstrat integriert sein.
- 10 Zur optimalen Signalübertragung im Bereich des Paßbandes ist es notwendig, daß die Ausgangsimpedanz eines Chip-Bauelements an die Eingangsimpedanz der nachfolgenden Stufe bzw. daß die Eingangsimpedanz eines Chip-Bauelements an die Ausgangsimpedanz der vorgeschalteten Stufe perfekt angepaßt ist. Zur Anpassung an ihre Schaltungsumgebung benötigen die Chip-Bauelemente also ein elektrisches Anpaßnetzwerk. Ein solches kann Induktivitäten, Kapazitäten und Verzögerungsleitungen umfassen und dient im wesentlichen dazu, die Impedanz eines Bauelements der äußeren Umgebung anzupassen. Es ist bekannt, daß ein Anpaßnetzwerk mit diskreten Einzelkomponenten ausgeführt werden kann, wobei das Chip-Bauelement zusammen mit den diskreten Einzelkomponenten auf einer Leiterplatte aufgelötet wird.
- 25 Es ist bekannt, daß ein SAW-Bauelement mit einem mehrschichtigen Trägersubstrat (z. B. aus Keramik), welches integrierte Anpaßelemente umfaßt, mittels Flip-Chip-Anordnung oder mittels Drahtbonden befestigt und elektrisch verbunden sein kann, siehe z. B. Druckschrift US 5,459,368. Neben einem oder mehreren SAW-Chips können dabei weitere passive oder aktive diskrete Schaltungselemente auf der Oberseite des Trägersubstrats angeordnet sein. Die Herstellung von solchen Bauteilen ist jedoch aufwendig und kostspielig, da SAW-Chips bzw. genannte Schaltungselemente mit unterschiedlichen Verbindungstechniken mit dem Trägersubstrat elektrisch verbunden werden.

Wenn ein Chip-Bauelement z. B. in einem Empfangszweig vor einem oder zwischen zwei LNAs (low noise amplifier) geschaltet ist, so liegen die auftretenden Terminal-Impedanzwerte in der Regel zwischen 50 und 200 Ohm. Wenn die Impedanzen der vor- und nachgeschalteten Stufen bekannt sind, besteht prinzipiell die Möglichkeit, das Chip-Bauelement so zu realisieren, daß seine Ein- bzw. Ausgangsimpedanzen den erforderlichen Werten entsprechen. Bei bisher bekannten Chip-Bauelementen mußte man für jede Anwendung mit der vorgegebenen Ein- bzw. Ausgangsimpedanz (z. B. 25, 50, 200 Ohm) das gesamte Bauteil komplett neu entwickeln.

Der Bereich verfügbarer Terminal-Impedanzen bei Bauelementen ist jedoch oft (insbesondere bei SAW-Bauelementen) eingeschränkt.

Man kann außerdem externe, mit diskreten Einzelkomponenten ausgeführte Impedanzwandler heranziehen. Im letzteren Fall ergibt sich erhöhter Platzbedarf. Zusätzlich leidet die Zuverlässigkeit der Gesamtkonstruktion aufgrund der notwendigen Verbindungsstellen.

Aufgabe der vorliegenden Erfindung ist es, ein hochintegriertes Bauelement anzugeben, welches ein Chip-Bauelement, ein mit ihm elektrisch verbundenes Mehrlagensubstrat und einen Impedanzwandler umfaßt.

Diese Aufgabe wird erfindungsgemäß durch ein Bauelement mit den Merkmalen von Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung gehen aus weiteren Ansprüchen hervor.

Die Erfindung gibt ein elektronisches Bauelement an, welches a) ein Mehrlagensubstrat, b) zumindest ein Chip-Bauelement mit Außenkontakten und c) zumindest einen im Mehrlagensubstrat (monolitisch) integrierten Impedanzwandler umfaßt. Das zumindest eine Chip-Bauelement ist dabei auf der Oberseite des Mehrlagensubstrats angeordnet und mit dem integrierten

Impedanzwandler elektrisch verbunden.

Unter einem Chip-Bauelement versteht man einen „nackten“ Chip mit elektronischen Strukturen oder einen eingehäuteten Chip
5 mit solchen Strukturen.

Unter einem Impedanzwandler versteht man im Sinne der Erfindung eine elektronische Schaltung, welche eine Impedanztransformation erfüllt, d. h. welche einen für ein Chip-Bauelement
10 bzw. für alle Chip-Bauelemente gleicher Art charakteristische Ist-Impedanzwerte auf einen vorgegebenen Soll-Wert ändert. Es handelt sich dabei nicht nur um erhebliche Unterschiede zwischen den Ist- und Soll-Impedanzwerten (z. B. um eine Impedanzvervielfachung von 50 auf 200 Ohm), sondern auch um relativ
15 kleine Unterschiede von weniger als 100 %, aber mindestens 5 % zwischen den Ist- und Soll-Impedanzwerten (z. B. um eine Impedanzänderung von 46 auf 50 Ohm). Dagegen wird in der vorliegenden Anmeldung unter einer Anpassung bzw. Impedanzanpassung eine gewünschte Impedanzänderung um maximal 5 % ver-
20 standen, z. B. um eine fertigungsbedingte Fehlanpassung auszugleichen.

Ein Vorteil des erfindungsgemäßen Bauelements besteht darin, daß der zu einer Impedanztransformation erforderliche Impedanzwandler im Gegensatz zu bekannten Lösungen nicht auf einer Leiterplatte angeordnet, sondern im Mehrlagensubstrat integriert ist, wobei dasselbe Mehrlagensubstrat ein Chip-Bauelement trägt. Der gesamte Flächenbedarf ist bei dieser Anordnung besonders gering, da die Integration in vertikaler
25 Richtung stattfindet. Ein kompakter das Mehrlagensubstrat mit dem integrierten Impedanzwandler umfassender Block gewährleistet die erforderliche Impedanztransformation und kann standardmäßig vorgefertigt werden. Dieser Block kann die charakteristische Ist-Impedanz von standardmäßig herzustellenden
30 Chip-Bauelementen einfach und schnell auf einen anderen erforderlichen Ausgangs-Impedanzwert transformieren. Dadurch
35

wird die Neuentwicklung des gesamten Chip-Bauelements und die damit verbundenen Zeit- und Kostenverluste erspart.

5 In einer vorteilhaften Ausführungsform kann das erfindungsgemäße Bauelement zusätzlich ein oder mehrere diskrete passive oder aktive Schaltungselemente umfassen. Dabei sind die genannten Schaltungselemente auf der Oberseite des Mehrlagensubstrats angeordnet.

10 Die diskreten passiven oder aktiven Schaltungselemente können zumindest einen Teil folgender Schaltungen bilden: eines Hochfrequenz-Schalters, einer Anpaßschaltung, eines Antennenschalters, eines Diodenschalters, eines Transistorschalters, eines Hochpaßfilters, eines Tiefpaßfilters, eines Bandpaßfilters, eines Bandsperrfilters, eines Leistungsverstärkers, ei-
15 nes Vorverstärkers, eines LNAs, eines Diplexers, eines Duplexers, eines Kopplers, eines Richtungskopplers, eines Speicherelements, eines Baluns, eines Mischers oder eines Oszillators.

20 Die integrierten Schaltungselemente können beispielsweise elektrische Verbindungen zwischen einer Antenne und den Bandpaßfiltern im Empfangs- bzw. Sendepfad eines als Duplexer aufgebauten erfindungsgemäßen Bauelements realisieren und zu-
25 sätzlich der Verbesserung elektrischer Filtereigenschaften allgemein und insbesondere der Isolation von Empfangs- und Sendepfaden gegeneinander dienen.

Die integrierten Schaltungselemente sind vorzugsweise in ei-
30 ner mehrlagigen Keramik angeordnet, beispielsweise einer LTTC-Keramik (= low temperature cofired ceramics). Eine solche Keramik in LTTC-Ausführung erlaubt eine hohe Integrationsdichte von Netzwerkelementen. Alternativ dazu kann ein Mehrlagensubstrat Lagen aus HTCC (= high temperature cofired
35 ceramics), Silizium und anderen Halbleitern (z. B. GaAs, SiGe, Siliziumoxid, andere Oxide) oder organischen Materialien (z. B. Laminate, Kunststoff) umfassen.

Das Mehrlagensubstrat weist sowohl interne elektrische Anschlüsse auf der Oberseite zum Kontaktieren mit dem zumindest einen Chip-Bauelement und ggf. mit dem zumindest einen diskreten Schaltungselement als auch Außenelektroden auf der Unterseite zur Herstellung einer elektrischen Verbindung des Bauelements mit einer externen Leiterplatte, beispielsweise derjenigen eines Endgeräts, auf.

10 Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert. Die Figuren dienen dabei nur der Erläuterung und sind nicht maßstabsgetreu. Gleiche Elemente sind mit gleichen Bezugszeichen bezeichnet.

15 Figur 1 zeigt den prinzipiellen Aufbau eines erfindungsgemäßen Bauelements im schematischen Querschnitt (Figur 1a) und eine Ansicht eines erfindungsgemäßen Bauelements von oben (Figur 1b)

20 Figur 2 zeigt eine vorteilhafte Ausführungsform eines erfindungsgemäßen Bauteils mit einer integrierten Spule und mit einem integrierten Kondensator

25 Das in Figur 1a dargestellte Bauelement ist als Mehrschichtbauelement mit einem Mehrlagensubstrat MS aufgebaut, wobei auf der Oberseite des Mehrlagensubstrats zumindest ein Chip-Bauelement CB angeordnet ist. Das Chip-Bauelement kann entweder ein „nackter“ Chip mit elektronischen Strukturen oder ein
30 Chip mit einem Gehäuse GE sein. Es ist möglich, daß das Chip-Bauelement außerdem ein Vielschichtsubstrat mit integrierten passiven oder aktiven Schaltungselementen enthält.

Unter einem passiven oder aktiven Schaltungselement versteht
35 man im Sinne der Erfindung insbesondere eine Induktivität, eine Kapazität, eine Verzögerungsleitung, einen Widerstand, eine Diode oder einen Transistor. Ein diskretes passives oder

aktives Schaltungselement kann hier darüber hinaus eine beliebige Kombination der oben genannten passiven oder aktiven Bauelemente in einem kompakten Bauteil umfassen.

- 5 Das als „nackter“ Chip ausgebildete Chip-Bauelement kann mittels Bonddraht- oder Flip-Chip-Technik auf dem Mehrlagensubstrat befestigt bzw. mit darin integrierten Schaltungselementen elektrisch verbunden sein. Die Außenkontakte AE eines Chip-Bauelements können außerdem SMD-Kontakte (SMD = Surface
10 Mounted Design/Device) sein.

Das Chip-Bauelement kann einen oder mehrere mit akustischen Oberflächen- bzw. Volumenwellen arbeitende Resonatoren, SAW- bzw. BAW-Resonatoren oder FBAR genannt (SAW = Surface Acoustic Wave, BAW = Bulk Acoustic Wave, FBAR = Thin Film Bulk
15 Acoustic Wave Resonator), umfassen.

Das Chip-Bauelement kann ein Chip mit einer oder mehreren Filterschaltungen (Filter-Chip) sein, beispielsweise SAW-
20 Bauelemente wie SAW-Filter, BAW-Filter, LC Chip Filter, Streifenleitungsfilter oder Mikrowellenkeramik-Filter.

Das zumindest eine Chip-Bauelement CB ist mit einem im Mehrlagensubstrat MS integrierten Impedanzwandler IW elektrisch
25 verbunden. Das Mehrlagensubstrat kann außerdem zumindest ein weiteres integriertes Schaltungselement enthalten. Eine weitere Möglichkeit besteht darin, daß mehrere zuletzt genannte integrierte Schaltungselemente einen Teil folgender Schaltungen bilden: eines Hochfrequenz-Schalters, einer Anpaßschaltung, eines Antennenschalters, eines Diodenschalters, eines
30 Transistorschalters, eines Hochpaßfilters, eines Tiefpaßfilters, eines Bandpaßfilters, eines Bandsperrfilters, eines Leistungsverstärkers, eines LNAs, eines Vorverstärkers, eines Diplexers, eines Duplexers, eines Kopplers, eines Richtungskopplers, eines Speicher-
35 elements, eines Baluns, eines Mischers oder eines Oszillators.

Dabei sind die integrierten Schaltungselemente vorzugsweise in einer an sich bekannten Weise als Leiterbahnen oder beliebig geformte Metallflächen in, auf oder zwischen den einzelnen Lagen des Mehrlagenssubstrats (Substratlagen), als vertikale Durchkontaktierungen DK im Mehrlagenssubstrat oder als Kombination dieser Elemente ausgebildet. Es ist möglich, daß ein Teil der integrierten Schaltungselemente - z. B. zumindest ein Teil einer Anpaßschaltung - auf der Oberseite des Mehrlagenssubstrats zur späteren Feinanpassung, beispielsweise durch teilweise Abtragen der vorhandenen Leiterbahnen oder durch nachträgliches Hinzufügen diskreter Schaltungselemente, ausgebildet ist.

Mehrere auf der Oberseite des Mehrlagenssubstrats angeordnete Chip-Bauelemente können entweder einen gemeinsamen Impedanzwandler bzw. eine gemeinsame Anpaßschaltung oder individuelle Impedanzwandler bzw. individuelle Anpaßschaltungen haben.

Das Mehrlagenssubstrat kann beispielsweise Lagen aus Keramik, Silizium, Oxiden (z. B. Siliziumoxid) oder organischen Materialien enthalten.

Die Außenelektroden AE1 des erfindungsgemäßen Bauelements auf der Unterseite des Mehrlagenssubstrats können SMD-Kontakte darstellen.

Weiterhin ist in Figur 1a auf der Oberseite des Mehrlagenssubstrats MS zumindest ein diskretes passives oder aktives Schaltungselement SE zu sehen.

Figur 1b zeigt die Draufsicht auf ein erfindungsgemäßes Bauelement mit zwei Chip-Bauelementen CB1 und CB2 und drei diskreten Schaltungselementen SE1, SE2 und SE3. Die diskreten Schaltungselemente weisen Elektroden EL auf.

Ein erfindungsgemäßes Bauelement kann einen oder mehr Signaleingänge bzw. -ausgänge haben, wobei jeder Signaleingang

bzw. Signalausgang für sich symmetrisch oder unsymmetrisch sein kann. Im Falle symmetrischer Signaleingänge bzw. Signalausgänge kommen evtl. als weitere Grundelemente eine Spule und/oder ein Kondensator zwischen den beiden symmetrischen Signalleitungen hinzu.

In einer weiteren vorteilhaften Ausführungsform wird ein gehäustes Chip-Bauelement (beispielsweise ein SAW-Chip, im Weiteren SAW-Filter genannt) auf der Oberfläche eines Mehrlagensubstrats (beispielsweise einer LTCC- oder HTCC-Mehrlagenkeramik) mit einem integrierten Impedanzwandler angeordnet. Der Impedanzwandler besteht aus einer Serieninduktivität, welche an den Ausgang des Chip-Bauelements bzw. des SAW-Filters angeschlossen ist und diesen mit einer Außenelektrode auf der Unterseite des Mehrlagensubstrats verbindet. Die Außenelektrode dient zum Anlöten des Gesamtbauteils auf einer Leiterplatte. Die Serieninduktivität wird durch strukturierte Leiterbahnen bzw. Leiterbahnabschnitte LA (wie in Figur 2 angedeutet) realisiert, welche unterhalb eines zum Anlöten des Chip-Bauelements bzw. des SAW-Filters geeigneten elektrischen Kontakts (Außenelektrode des Chip-Bauelements) liegen. Die Leiterbahnen sind durch dielektrische Lagen des Mehrlagensubstrats voneinander getrennt. Dabei sind die Leiterbahnen der einzelnen in der Figur 2 links angedeuteten Leiterebenen LE mittels Durchkontaktierungen DK so miteinander verbunden, daß sich eine fortlaufende Spulenwindung ergibt. Hierbei wird das Chip-Bauelement bzw. das SAW-Filter vorzugsweise so angeordnet, daß sich dessen Ausgangselektrode direkt über der Außenelektrode AE1 auf der Unterseite des Mehrlagensubstrats befindet. Die Spulenwindung ist bei einem mit akustischen Wellen arbeitenden Chip-Bauelement vorzugsweise so unter dem Chip-Bauelement angeordnet, daß sie nicht direkt unterhalb von aktiven Filterstrukturen des Chip-Bauelements liegt, da andernfalls unerwünschte elektromagnetische Verkopplungen entstehen, welche die elektrischen Bauteil-Eigenschaften beeinträchtigen. Auch andere integrierte Komponenten des Impedanzwandlers, insbesondere in den ober-

sten Lagen des Mehrlagenssubstrats, sollten aus diesem Grund nach Möglichkeit unter den Außenkontakten des Chip-Bauelements und nicht unter aktiven Strukturen des Chip-Bauelements angeordnet werden.

5

Eine in der untersten Lage des Mehrlagenssubstrats befindliche Masseabschirmung GS bildet eine Kapazität zu den Windungen der darüberliegenden Serieninduktivität, die eine integrierte Spule darstellt. Dadurch werden Spiegelströme induziert, welche den Induktivitätswert der integrierten Spule verringern. Durch Einhaltung eines relativ großen Abstands (z. B. mindestens 150 µm bei 100 µm breiten Leiterbahnen) zwischen der Spule und der unteren Schirmlage können größere Induktivitätswerte erzielt werden.

15

In der in Figur 2 dargestellten Ausführungsform des erfindungsgemäßen Bauelements kann dessen Ausgangsimpedanz von einem höheren auf einen niedrigeren Impedanzwert transformiert werden. Die zugrundeliegende Schaltung umfaßt eine an den Ausgang des Chip-Bauelements angeschlossene Serieninduktivität (Spule) und einen Kondensator nach Masse. Der Kondensator nach Masse wird folgendermaßen gebildet: eine Leitung wird am Anschluß der Spule auf der Seite des Chip-Bauelements abgezweigt, wobei diese Leitung zum größten Teil mit Durchkontaktierungen DK1 ausgebildet ist, so daß diese Leitung im Mehrlagenssubstrat vertikal nach unten verläuft und am Ende auf eine Metallplatte MP trifft, welche z. B. durch nur eine dielektrische Lage von der Masseschirmlage GS getrennt ist und mit der Letzteren einen Kondensator bildet. Das mit Bezugszeichen K bezeichnete Element dient hier nur zur Erläuterung.

Bei einer weiteren vorteilhaften Ausführungsform der Erfindung weist das Chip-Bauelement einen symmetrischen Ausgang auf. Dabei liegen die beiden Kontakte des symmetrischen Ausgangs vorzugsweise direkt bzw. symmetrisch über den entsprechenden Außenelektroden an der Unterseite des Mehrlagenssubstrats. Die integrierten Spulen, z. B. Serienspulen, welche

Bestandteil des integrierten Impedanzwandlers sind, können im Mehrlagensubstrat symmetrisch oder verschiebungssymmetrisch gewickelt sein.

- 5 Es ist möglich, daß zwischen den beiden Kontakten des symmetrischen Ausgangs des Chip-Bauelements eine im Mehrlagensubstrat realisierte Kapazität geschaltet ist. Dabei werden die genannten Kontakte mit in tiefer liegenden Lagen angeordneten parallelen Metallplatten mittels Durchkontaktierungen verbunden.
10 den.

In einer weiteren Ausführungsform kann ein integrierter Impedanzwandler eine nach Masse geschaltete Spule enthalten. Dabei wird ein Ende der Spule einerseits an eine Masseschirmfläche, die z. B. in einer der unteren Lagen des Mehrlagensubstrats angeordnet ist, und andererseits mittels einer Durchkontaktierung an eine Außenelektrode des Chip-Bauelements angeschlossen.
15

- 20 Es besteht die Möglichkeit, daß das zumindest eine auf der Oberseite des Mehrlagensubstrats angeordnete Chip-Bauelement CB bzw. ein oder mehrere Schaltungselemente SE mit einer Vergußmasse, beispielsweise Globtop, z. B. mit Gießharzen auf Epoxidbasis, mechanisch stabilisiert werden.

Patentansprüche

1. Elektronisches Bauelement, enthaltend:

- ein Mehrlagensubstrat (MS),
- 5 - zumindest ein Chip-Bauelement (CB) mit Außenkontakten (AE), wobei das zumindest eine Chip-Bauelement (CB) auf der Oberseite des Mehrlagensubstrats (MS) angeordnet ist, dadurch gekennzeichnet, daß
- 10 im Mehrlagensubstrat (MS) zumindest ein integrierter Impedanzwandler (IW) angeordnet ist, wobei das zumindest eine Chip-Bauelement (CB) mit dem zumindest einen integrierten Impedanzwandler (IW) elektrisch verbunden ist.

2. Bauelement nach Anspruch 1,

- 15 bei dem die Außenkontakte (AE) des zumindest einen Chip-Bauelements (CB) SMD-Kontakte darstellen.

3. Bauelement nach Anspruch 1 oder 2,

- 20 bei dem das Mehrlagensubstrat (MS) neben dem Impedanzwandler zumindest ein weiteres integriertes passives oder aktives Schaltungselement umfaßt.

4. Bauelement nach zumindest einem der Ansprüche 1 bis 3,

- 25 bei dem das zumindest eine Chip-Bauelement (CB) zumindest eine Filter-Schaltung umfaßt.

5. Bauelement nach zumindest einem der Ansprüche 1 bis 4,

- 30 bei dem das zumindest eine Chip-Bauelement (CB) zumindest einen mit akustischen Oberflächenwellen arbeitenden Resonator umfaßt.

6. Bauelement nach zumindest einem der Ansprüche 1 bis 5,

- 35 bei dem das zumindest eine Chip-Bauelement (CB) zumindest einen mit akustischen Volumenwellen arbeitenden Resonator umfaßt.

7. Bauelement nach zumindest einem der Ansprüche 1 bis 6,
bei dem das zumindest eine Chip-Bauelement (CB) ein Mikro-
wellenkeramik-Filter ist.
- 5 8. Bauelement nach zumindest einem der Ansprüche 1 bis 7,
bei dem das zumindest eine Chip-Bauelement (CB) ein LC
Chip Filter ist.
- 10 9. Bauelement nach zumindest einem der Ansprüche 1 bis 8,
bei dem das zumindest eine Chip-Bauelement (CB) ein Strei-
fenleitungsfilter ist.
- 15 10. Bauelement nach zumindest einem der Ansprüche 1 bis 9,
bei dem zumindest ein diskretes passives oder aktives
Schaltungselement (SE) auf der Oberseite des Mehrlagensub-
strats (MS) angeordnet ist.
- 20 11. Bauelement nach zumindest einem der Ansprüche 1 bis 10,
bei dem das zumindest eine auf der Oberfläche des Mehrla-
gensubstrats angeordnete diskrete Schaltungselement (SE)
zumindest einen Teil eines Hochfrequenz-Schalters, einer
Anpaßschaltung, eines Impedanzwandlers, eines Antennen-
schalters, eines Diodenschalters, eines Hochpaßfilters,
eines Tiefpaßfilters, eines Bandpaßfilters, eines
25 Bandsperrfilters, eines Leistungsverstärkers, eines Diple-
xers, eines Duplexers, eines Kopplers, eines Richtungs-
kopplers, eines Speicherelements, eines Baluns oder eines
Mischers bildet.
- 30 12. Bauelement nach zumindest einem der Ansprüche 1 bis 11,
bei dem das zumindest eine auf der Oberfläche des Mehrla-
gensubstrats angeordnete diskrete Schaltungselement (SE)
zumindest einen Teil eines Hochfrequenz-Schalters, eines
Duplexers oder eines Diplexters bildet, wobei das genannte
35 Schaltungselement das zumindest eine Chip-Bauelement (CB)
mit einer Antenne verbindet.

13. Bauelement nach zumindest einem der Ansprüche 1 bis 12,
bei dem das zumindest eine im Mehrlagensubstrat (MS) inte-
grierte Schaltungselement zumindest einen Teil eines Hoch-
frequenz-Schalters, einer Anpaßschaltung, eines Antennen-
5 schalters, eines Diodenschalters, eines Hochpaßfilters,
eines Tiefpaßfilters, eines Bandpaßfilters, eines
Bandsperrfilters, eines Leistungsverstärkers, eines Diple-
xers, eines Duplexers, eines Kopplers, eines Richtungs-
kopplers, eines Speicherelements, eines Baluns oder eines
10 Mischers bildet.
14. Bauelement nach Anspruch 13,
bei dem zumindest ein Teil einer im Mehrlagensubstrat in-
tegrierten Anpaßschaltung als eine oder mehrere Leiterbah-
15 nen auf der Oberseite des Mehrlagensubstrats zur späteren
Feinanpassung ausgebildet ist.
15. Bauelement nach zumindest einem der Ansprüche 1 bis 14,
bei dem das Mehrlagensubstrat (MS) mehrere Anpaßschaltun-
20 gen umfaßt.
16. Bauelement nach zumindest einem der Ansprüche 1 bis 15,
bei dem das Mehrlagensubstrat (MS) Keramiklagen enthält.
- 25 17. Bauelement nach zumindest einem der Ansprüche 1 bis 16,
bei dem das Mehrlagensubstrat (MS) Lagen aus Silizium oder
Siliziumoxid enthält.
- 30 18. Bauelement nach zumindest einem der Ansprüche 1 bis 17,
bei dem das Mehrlagensubstrat (MS) Lagen aus einem organi-
schen Material, beispielsweise Kunststoff oder Laminat,
enthält.
- 35 19. Bauelement nach zumindest einem der Ansprüche 1 bis 18,
bei dem zumindest ein Eingang und/oder zumindest ein Aus-
gang des zumindest einen Chip-Bauelements (CB) zur Führung

15

eines unsymmetrischen Signals dient.

20. Bauelement nach zumindest einem der Ansprüche 1 bis 19,
bei dem der zumindest eine Eingang und/oder der zumindest
5 eine Ausgang des zumindest einen Chip-Bauelements (CB) zur
Führung eines symmetrischen Signals dient.

21. Bauelement nach zumindest einem der Ansprüche 1 bis 20,
bei dem Masseanschlüsse des zumindest einen Chip-
10 Bauelements (CB) mit einer zumindest teilweise im Mehrla-
gensubstrat integrierten Anpaßschaltung gegen Bezugsmasse
des Gesamtbauteils geschaltet sind, wobei die genannte An-
paßschaltung zumindest ein Element, ausgewählt aus einer
Spule, einem Kondensator oder einem Leitungsabschnitt, um-
15 faßt.

22. Bauelement nach zumindest einem der Ansprüche 1 bis 21,
bei dem sowohl das zumindest eine Chip-Bauelement (CB) als
auch das zumindest eine auf der Oberseite des Mehrlagen-
20 substrats (MS) angeordnete diskrete Schaltungselement (SE)
SMD-Elemente (Surface Mounted Design Elemente) darstellen.

23. Bauelement nach zumindest einem der Ansprüche 1 bis 22,
bei dem das zumindest eine Chip-Bauelement (CB) ein Gehäü-
25 se (GE) mit Außenkontakten (AE) umfaßt.

24. Bauelement nach zumindest einem der Ansprüche 1 bis 23,
bei dem das zumindest eine Chip-Bauelement (CB) mittels
Drahtbonden mit dem Mehrlagensubstrat (MS) verbunden ist.

30

25. Bauelement nach zumindest einem der Ansprüche 1 bis 23,
bei dem das zumindest eine Chip-Bauelemente (CB) mittels
Flip-Chip-Technik mit dem Mehrlagensubstrat (MS) verbunden
ist.

35

26. Verfahren zur Herstellung des Bauelements nach zumindest einem der Ansprüche 23 bis 25 mit folgenden Schritten:

- Einbau eines Chips in ein Gehäuse (GE),
- 5 - Montage des Gehäuses auf ein Mehrlagensubstrat (MS).

27. Verfahren nach Anspruch 26,

wobei das zumindest eine diskrete Schaltungselement (SE) auf die Oberseite des Mehrlagensubstrats (MS) montiert
10 wird.

28. Verfahren nach Anspruch 27,

wobei das zumindest eine Chip-Bauelement (CB) und das zumindest eine Schaltungselement (SE) in gleicher Weise auf
15 die Oberseite des Mehrlagensubstrats (MS) befestigt werden.

29. Verfahren nach zumindest einem der Ansprüche 26 bis 28,

wobei das zumindest eine auf der Oberseite des Mehrlagensubstrats angeordnete Chip-Bauelement (CB) bzw. das zumindest eine Schaltungselement (SE) mit einer Vergußmasse mechanisch stabilisiert werden.
20

FIG 1A




FIG 1B





FIG 2



INTERNATIONAL SEARCH REPORT

Application No. ...
PCT/DE 03/01465A. CLASSIFICATION OF SUBJECT MATTER
IPC 7 H03H9/05 H03H9/10

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
IPC 7 H03H

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the International search (name of data base and, where practical, search terms used)

EPO-Internal

C. DOCUMENTS CONSIDERED TO BE RELEVANT

| Category * | Citation of document, with indication, where appropriate, of the relevant passages | Relevant to claim No. |
|------------|--|---|
| X | US 2002/011907 A1 (MATSUMURA TSUTOMU ET AL) 31 January 2002 (2002-01-31) | 1-4,7, 9-13,16, 17,19, 21,22, 25-29 |
| A | the whole document | 5,6,8, 18,21, 23,24 |
| X | EP 0 637 871 A (MATSUSHITA ELECTRIC IND CO LTD) 8 February 1995 (1995-02-08) column 9, line 1-46; figures 6,7 | 1,4,5,11 |
| X | US 6 154 940 A (SHIRAISHI TSUKASA ET AL) 5 December 2000 (2000-12-05) column 18, line 52 -column 19, line 19; figure 18 | 1 |

☐ Further documents are listed in the continuation of box C.☒ Patent family members are listed in annex.

* Special categories of cited documents :

- *A* document defining the general state of the art which is not considered to be of particular relevance
- *E* earlier document but published on or after the international filing date
- *L* document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- *O* document referring to an oral disclosure, use, exhibition or other means
- *P* document published prior to the international filing date but later than the priority date claimed

- *T* later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
- *X* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
- *Y* document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
- * & * document member of the same patent family

Date of the actual completion of the international search

6 October 2003

Date of mailing of the international search report

15/10/2003

Name and mailing address of the ISA

European Patent Office, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel (+31-70) 340-2040, Tx. 31 651 epo nl,
Fax (+31-70) 340-3016

Authorized officer

Coppieters, C

INTERNATIONAL SEARCH REPORT

Information on patent family members

Application No. ...

PCT/DE 03/01465

| Patent document cited in search report | | Publication date | Patent family member(s) | Publication date |
|---|----|---------------------|----------------------------|---------------------|
| US 2002011907 | A1 | 31-01-2002 | CN 1336787 A | 20-02-2002 |
| | | | JP 2002111218 A | 12-04-2002 |
| | | | US 2003151471 A1 | 14-08-2003 |
| <hr/> | | | | |
| EP 0637871 | A | 08-02-1995 | DE 69415235 D1 | 28-01-1999 |
| | | | DE 69415235 T2 | 20-05-1999 |
| | | | EP 0637871 A1 | 08-02-1995 |
| | | | JP 7099420 A | 11-04-1995 |
| | | | NO 942926 A | 07-02-1995 |
| | | | US 5459368 A | 17-10-1995 |
| <hr/> | | | | |
| US 6154940 | A | 05-12-2000 | DE 69718693 D1 | 06-03-2003 |
| | | | EP 0794616 A2 | 10-09-1997 |
| | | | JP 10270975 A | 09-10-1998 |
| | | | US 5920142 A | 06-07-1999 |
| <hr/> | | | | |

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES
 IPK 7 H03H9/05 H03H9/10

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

B. RECHERCHIERTE GEBIETE

 Recherchierte Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)
 IPK 7 H03H

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

EPO-Internal

C. ALS WESENTLICH ANGESEHENE UNTERLAGEN

| Kategorie° | Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile | Betr. Anspruch Nr. |
|------------|---|---|
| X | US 2002/011907 A1 (MATSUMURA TSUTOMU ET AL) 31. Januar 2002 (2002-01-31) | 1-4,7, 9-13,16, 17,19, 21,22, 25-29 |
| A | das ganze Dokument | 5,6,8, 18,21, 23,24 |
| X | EP 0 637 871 A (MATSUSHITA ELECTRIC IND CO LTD) 8. Februar 1995 (1995-02-08) Spalte 9, Zeile 1-46; Abbildungen 6,7 | 1,4,5,11 |
| X | US 6 154 940 A (SHIRAISHI TSUKASA ET AL) 5. Dezember 2000 (2000-12-05) Spalte 18, Zeile 52 -Spalte 19, Zeile 19; Abbildung 18 | 1 |



Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen



Siehe Anhang Patentfamilie

° Besondere Kategorien von angegebenen Veröffentlichungen :

A Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist

E älteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist

L Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)

O Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht

P Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist

T Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist

X Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderscher Tätigkeit beruhend betrachtet werden

Y Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderscher Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist

Z Veröffentlichung, die Mitglied derselben Patentfamilie ist

Datum des Abschlusses der internationalen Recherche

6. Oktober 2003

Absendedatum des internationalen Recherchenberichts

15/10/2003

 Name und Postanschrift der internationalen Recherchenbehörde
 Europäisches Patentamt, P.B. 5818 Patentlaan 2
 NL - 2280 HV Rijswijk
 Tel (+31-70) 340-2040, Tx. 31 651 epo nl,
 Fax (+31-70) 340-3016

Bevollmächtigter Bediensteter

Coppieters, C

| Im Recherchenbericht angeführtes Patentdokument | Datum der Veröffentlichung | Mitglied(er) der Patentfamilie | Datum der Veröffentlichung |
|--|-------------------------------|-----------------------------------|-------------------------------|
| US 2002011907 A1 | 31-01-2002 | CN 1336787 A | 20-02-2002 |
| | | JP 2002111218 A | 12-04-2002 |
| | | US 2003151471 A1 | 14-08-2003 |
| EP 0637871 A | 08-02-1995 | DE 69415235 D1 | 28-01-1999 |
| | | DE 69415235 T2 | 20-05-1999 |
| | | EP 0637871 A1 | 08-02-1995 |
| | | JP 7099420 A | 11-04-1995 |
| | | NO 942926 A | 07-02-1995 |
| | | US 5459368 A | 17-10-1995 |
| US 6154940 A | 05-12-2000 | DE 69718693 D1 | 06-03-2003 |
| | | EP 0794616 A2 | 10-09-1997 |
| | | JP 10270975 A | 09-10-1998 |
| | | US 5920142 A | 06-07-1999 |